Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này: https://thuvienso.dau.edu.vn:88/handle/DHKTDN/4048
Toàn bộ biểu ghi siêu dữ liệu
Trường DCGiá trị Ngôn ngữ
dc.contributor.authorChu, Đức Toàn-
dc.date.accessioned2014-04-23T03:37:40Z-
dc.date.available2014-04-23T03:37:40Z-
dc.date.issued2014-04-23-
dc.identifier.urihttps://thuvienso.dau.edu.vn:88/handle/DHKTDN/4048-
dc.description.abstractSử dụng lý thuyết mạch khóa (Switching Theory) để thẩm định khả năng giam trễ thao tác trong Pipeline chức năng đạt mức cực tiểu (Minimal Latency - ML). Bài báo đề xuất phương pháp tái cấu hình Pipeline bằng phương pháp phân hoạch có sử dụng công nghệ FPGA để thiết lập cấu hình nhanh áp dụng trong thiết kế các hệ xử lý song song chuyên dụng nhằm nâng cao tốc độ tính toán.vi
dc.language.isovivi
dc.subjectđiều khiển tái cấu trúc Pipeline; nâng cao tốc độ tính toán; công nghệ FPGA; xử lý song songvi
dc.titleMột phương pháp điều khiển tái kiến trúc Pipeline chức năng theo tiêu chuẩn độ trẻ tối thiểu ML.vi
dc.typeArticlevi
Bộ sưu tập: Bài trích chuyên ngành

Các tập tin trong tài liệu này:
Tập tin Mô tả Kích thước Định dạng  
8_2012_CTv178V90S22012025.pdf170.23 kBAdobe PDFHình minh họa
Xem/Tải về


Khi sử dụng các tài liệu trong Thư viện số phải tuân thủ Luật bản quyền.