Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này:
https://thuvienso.dau.edu.vn:88/handle/DHKTDN/6572| Nhan đề: | Verilog HDL a guide to digital design and synthesis |
| Tác giả: | Palnitkar, Samir |
| Từ khoá: | Digital Design Verilog HDL Synthesis |
| Năm xuất bản: | 1996 |
| Nhà xuất bản: | SunSoft Press |
| Tóm tắt: | 1. Overview of Digital Design with Verilog HDL; 2. Hierarchical Modeling Concepts; 3. Basic Concepts; 4. Modules and Ports; 5. Gate-Level Modeling; 6. Dataflow Modeling; 7. Behavioral Modeling; 8. Tasks and Functions; 9. Useful Modeling Techniques; 10. Timing and Delays; 11. Switch-Level Modeling; 12. User-Defined Primitives; 13. Programming Language Interface; 14. Logic Synthesis with Verilog HDL; 15. Appendixes; 16. Index. |
| Định danh: | https://thuvienso.dau.edu.vn:88/handle/DHKTDN/6572 |
| Bộ sưu tập: | Ngoại Văn |
Các tập tin trong tài liệu này:
| Tập tin | Mô tả | Kích thước | Định dạng | |
|---|---|---|---|---|
| Verilog HDL a guide to digital design and synthesis.6051.pdf | 11.37 MB | Adobe PDF |  Xem/Tải về |
Khi sử dụng các tài liệu trong Thư viện số phải tuân thủ Luật bản quyền.